台积电官宣全球首款背面供电A16芯片制程通过认证，开启先进封装新纪元。
8月19日消息，韩国媒体ETNEWS于当地时间18日援引业内知情人士报道称，台积电（TSMC）已正式完成A16逻辑制程技术的研发与认证工作。这一进展标志着台积电在2纳米世代工艺演进中迈出关键一步，也意味着其先进制程量产节奏正按既定路线稳步推进。
A16技术隶属于台积电2nm节点家族，是该系列中首个全面导入背面电轨（Backside Power Delivery, BPD）架构的量产级工艺。台积电官网信息显示，该技术预计将于2026年下半年实现生产就绪——这一时间节点不仅契合苹果、英伟达等头部客户下一代高性能芯片的规划周期，更凸显台积电在系统级制程创新上的战略定力与工程落地能力。
背面电轨技术将传统位于晶圆正面的供电网络转移至晶圆背面，从而在正面腾出宝贵布线空间，显著提升逻辑单元密度与信号通路灵活性。尤为关键的是，该设计可大幅降低IR压降（电压损耗），改善供电均匀性，为高频、高并发场景下的芯片稳定运行提供底层支撑。从技术本质看，这并非单纯“把线挪到背面”，而是涉及晶圆减薄、微凸块对准、热应力管控等一整套全新制程模块的协同突破。
值得注意的是，台积电同步推出的业界首创背面接面技术（Backside Interconnect Interface），在重构供电路径的同时，成功维持了与传统正面供电工艺一致的闸极密度、标准版图尺寸（standard cell height）及组件宽度调节自由度。这意味着客户无需推翻既有设计流程与IP库即可平滑迁移——这种“性能跃升不以设计成本剧增为代价”的务实思路，恰恰体现了台积电作为代工龙头对产业生态的深刻理解与责任担当。
据台积电披露的实测数据，A16相较当前主力升级版N2P工艺，在相同工作电压下运行速度提升8%–10%，在达成同等性能目标时功耗降低15%–20%，芯片逻辑密度亦提升约10%。这些数字背后，是晶体管级能效比、互连瓶颈缓解与系统供电架构三重优化的叠加效应。在AI算力持续向端侧下沉、移动SoC功耗墙日益收紧的当下，A16所代表的技术方向，或将加速推动“高性能低功耗”从口号变为终端产品的普遍体验。
